薄膜トランジスタの製造方法、および薄膜トランジスタ
- 開放特許情報番号
- L2025000505
- 開放特許情報登録日
- 2025/5/9
- 最新更新日
- 2025/5/9
基本情報
| 出願番号 | 特願2021-017542 |
|---|---|
| 出願日 | 2021/2/5 |
| 出願人 | 日本放送協会 |
| 公開番号 | |
| 公開日 | 2022/8/18 |
| 登録番号 | |
| 特許権者 | 日本放送協会 |
| 発明の名称 | 薄膜トランジスタの製造方法、および薄膜トランジスタ |
| 技術分野 | 電気・電子 |
| 機能 | 機械・部品の製造 |
| 適用製品 | 薄膜トランジスタの製造方法、および薄膜トランジスタ |
| 目的 | ＴＦＴの製造時に、真空装置を用いずに、かつ積層構造の直下に配される半導体層にダメージを与えることなくソース電極およびドレイン電極を形成し得る、薄膜トランジスタの製造方法、および薄膜トランジスタを提供する。 |
| 効果 | 真空法やフォトリソグラフィー法を用いずに所望の形状のソース電極およびドレイン電極が形成可能であるから、ＴＦＴ製造の繁雑さを回避することができ、さらに低コスト化および製造設備のコンパクト化を促進することができる。 |
技術概要) |
基板上に、ゲート電極、ゲート絶縁膜、および酸化物半導体層を積層し、この酸化物半導体層上に、互いにチャネルギャップを挟んで対向するように、ソース電極およびドレイン電極を形成してなる薄膜トランジスタの製造方法において、
前記ソース電極および前記ドレイン電極を形成する際には、 少なくとも前記酸化物半導体層の上面および側面に有機シラン化合物を分散させた溶液を塗布して疎水性の電極パターニング膜を形成し、 この電極パターニング膜のうち、前記ソース電極および前記ドレイン電極を形成する領域には親水化処理を施して、該ソース電極および該ドレイン電極と、酸化物半導体層との間に介在する親水領域とするとともに、その余の領域には親水化処理を施さずに疎水領域とし、 この後、前記電極パターニング膜上に、導電材料を分散させた電極形成用溶液を塗布し、前記親水領域に前記ソース電極および前記ドレイン電極を形成する、 ことを特徴とする薄膜トランジスタの製造方法。 |
| 実施実績 | 【無】 |
| 許諾実績 | 【無】 |
| 特許権譲渡 | 【否】 |
| 特許権実施許諾 | 【可】 |
登録者情報
| 登録者名称 | |
|---|---|
その他の情報
| 関連特許 |
|
|---|