記憶回路および処理回路

開放特許情報番号
L2024001812
開放特許情報登録日
2024/10/3
最新更新日
2024/10/3

基本情報

出願番号 特願2024-096368
出願日 2021/1/29
出願人 国立研究開発法人科学技術振興機構
公開番号 特開2024-111064
公開日 2024/8/16
発明の名称 記憶回路および処理回路
技術分野 情報・通信
機能 機械・部品の製造
適用製品 記憶回路および処理回路
目的 小型化またはトランジスタ数を減らすことが可能な記憶回路を提供する。
効果 小型化またはトランジスタ数を減らすことが可能な記憶回路を提供することができる。
技術概要
複数の行及び複数の列に行列状に配列され、相補的な一対の記憶ノードを各々有する複数のメモリセルと、
前記複数の列に各々少なくとも2つのビット線が設けられ、列方向に配列されたメモリセルに接続する複数のビット線と、
前記複数の行は、少なくとも2つの行を各々有する複数のブロックに分割され、
前記複数のブロックの各々において、前記少なくとも2つのビット線の各々は、ブロック内の前記少なくとも2つの行のうち1つの行に設けられたメモリセルにおける前記一対の記憶ノードの少なくとも1つの記憶ノードに接続され、前記少なくとも2つの行のうち残りの行に設けられたメモリセルに接続されない、記憶回路。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2024 INPIT