薄膜トランジスタ、表示装置、および薄膜トランジスタの製造方法

開放特許情報番号
L2024001708
開放特許情報登録日
2024/8/15
最新更新日
2024/8/15

基本情報

出願番号 特願2023-500946
出願日 2022/2/18
出願人 国立研究開発法人科学技術振興機構
公開番号 WO2022/176986
公開日 2022/8/25
発明の名称 薄膜トランジスタ、表示装置、および薄膜トランジスタの製造方法
技術分野 電気・電子、情報・通信
機能 材料・素材の製造
適用製品 金属酸化物半導体を用いた薄膜トランジスタ
目的 Inを含む金属酸化物半導体層を用いた薄膜トランジスタにおいて生じる電圧ストレスによる閾値シフトを、効果的に抑制する。また、ITZOを用いた薄膜トランジスタにおいて生じるNBTSによる閾値シフトを、効果的に抑制する。
効果 Inを含む金属酸化物半導体層を用いた薄膜トランジスタにおいて生じる電圧ストレスによる閾値シフトを、効果的に抑制することができる。また、ITZOを用いた薄膜トランジスタにおいて生じるNBTSによる閾値シフトを、効果的に抑制することができる。
技術概要
基板上に形成された薄膜トランジスタであって、
少なくともインジウム(In)を含む金属酸化物半導体層の少なくとも一部により形成されたチャネルと、
ゲート電極と、
前記チャネルと前記ゲート電極との間に配置されたゲート絶縁層と、
前記金属酸化物半導体層に接続されたソース電極およびドレイン電極と、
を含み、
前記チャネルの表面から深さ5nmまでの範囲における炭素原子の平均濃度が1.5×10↑(21)cm↑(−3)以下である、薄膜トランジスタ。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2024 INPIT