記憶回路

基本情報

出願番号	特願2024-008592
出願日	2021/1/29
出願人	国立研究開発法人科学技術振興機構
公開番号	特開2024-032850
公開日	2024/3/12
発明の名称	記憶回路
技術分野	情報・通信、電気・電子
機能	機械・部品の製造
適用製品	記憶回路
目的	小型化またはトランジスタ数を減らすことが可能な記憶回路を提供する。
効果	小型化またはトランジスタ数を減らすことが可能な記憶回路を提供することができる。
技術概要	第１～第４ＦＥＴを備える双安定回路と、一端が第１及び第２記憶ノードに各々接続された第１及び第２スイッチと、一端が第１及び第２スイッチの他端に各々接続され、他端が制御線に接続された第１及び第２不揮発性記憶素子と、双安定回路に対するライト動作並びにリード動作のとき第１及び第２スイッチをオフし、双安定回路から第１及び第２不揮発性記憶素子にデータを不揮発的にストアするストア動作、並びに第１及び第２不揮発性記憶素子から双安定回路にデータをリストアするリストア動作のとき第１及び第２スイッチをオンする制御回路と、を備える記憶回路。
実施実績	【無】
許諾実績	【無】
特許権譲渡	【否】
特許権実施許諾	【可】

登録者名称	国立研究開発法人科学技術振興機構