| 出願番号 |
特願2019-071844 |
| 出願日 |
2019/4/4 |
| 出願人 |
日本放送協会 |
| 公開番号 |
特開2020-170953 |
| 公開日 |
2020/10/15 |
| 登録番号 |
特許第7249194号 |
| 特許権者 |
日本放送協会 |
| 発明の名称 |
撮像装置および画像フレーム読出し制御回路 |
| 技術分野 |
電気・電子 |
| 機能 |
機械・部品の製造 |
| 適用製品 |
撮像装置および画像フレーム読出し制御回路 |
| 目的 |
各画素が上述したような５トランジスタ型から構成され、かつｎ−型シリコンダイオードのノードをｎ＋型シリコンの保持容量で置き換えた場合に、光電変換膜を積層するタイプの固体撮像素子を用いて、照明強度変化が１００Ｈｚの場合に、１２０Ｈｚの撮像フレーム周波数で撮像を行ったときに生じるフリッカを低減することが可能な撮像装置および画像フレーム読出し制御回路を提供する。 |
| 効果 |
各単位画素からの画素信号が順次入力される、アナログ相関２重サンプリング回路およびアナログデジタル変換回路とを前記各単位画素の次段に備えることが可能となり、１フレーム１行あたり１回のアナログデジタル変換処理の回数でアナログ信号をデジタル信号へ変換することができ、光電変換膜を積層するタイプの固体撮像素子の各画素が３トランジスタ型単位画素に比べ２倍速の高フレーム周波数化を図ることができる。 |
技術概要
 |
ＸＹマトリクス状に配置される複数の前記単位画素に対応して形成された光電変換部に対し、Ｙ行のアドレスを選択して駆動する行選択回路部、およびＸ列ごとに信号を読み出す列並列読み出し回路部とを含む画像フレーム読出し制御部とを有し、
前記各単位画素からの画素信号が順次入力される、アナログ相関２重サンプリング回路およびアナログデジタル変換回路とを備え、
前記画像フレーム読出し制御部は、非プログレッシブ方式を用い、分割画像フレーム間隔を８．３３３ミリ秒または８．３４２ミリ秒に設定するとともに、前記保持容量リセットトランジスタの、リセットタイミングを当該単位画素の前記選択トランジスタがオフであるブランキング期間とし、保持容量リセットの手段を、リセット期間がハードリセットより長時間必要なソフト的なリセットを含む態様とし、前記光電変換部における各画素の１電荷蓄積時間である前記保持容量リセットトランジスタのオン・オフ動作から前記転送トランジスタのオン・オフ動作までを１０ミリ秒に設定することを特徴とする撮像装置。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)