半導体基板の製造方法
- 開放特許情報番号
- L2023000577
- 開放特許情報登録日
- 2023/6/7
- 最新更新日
- 2023/6/7
基本情報
| 出願番号 | 特願2016-164805 |
|---|---|
| 出願日 | 2016/8/25 |
| 出願人 | 国立大学法人山口大学 |
| 公開番号 | |
| 公開日 | 2018/3/1 |
| 登録番号 | |
| 特許権者 | 国立大学法人山口大学 |
| 発明の名称 | 半導体基板の製造方法 |
| 技術分野 | 無機材料、金属材料、電気・電子 |
| 機能 | 材料・素材の製造 |
| 適用製品 | 半導体基板の製造方法 |
| 目的 | パワーデバイス用材料として好適な低転位密度の大面積の半導体基板を製造する方法を提供する。 |
| 効果 | 三角ファセット構造並びに第１及び第２厚膜成長層を含む半導体層からパワーデバイス用材料として好適な低転位密度の大面積の半導体基板を製造することができる。 |
技術概要) |
各々、所定方向に沿った断面形状が三角形となるように半導体が結晶成長した前記所定方向の幅が１００μｍ以上の複数の三角ファセット構造を前記所定方向に並んで配設されるように形成するステップと、
前記複数の三角ファセット構造のそれぞれと、それに隣接する三角ファセット構造との間の凹部を埋め込むように、それらの三角ファセット構造の斜めファセット面のそれぞれから前記半導体が結晶成長して会合した第１厚膜成長層を形成するステップと、 前記複数の三角ファセット構造のそれぞれの頂上に連続して、前記半導体が、前記三角ファセット構造の底面と同一の結晶成長面で結晶成長して前記所定方向に沿った断面形状が逆三角形となるように第２厚膜成長層を形成するステップと、 を備え、 前記複数の三角ファセット構造の上の複数の前記第２厚膜成長層が合体することにより前記第１厚膜成長層を埋設し、 前記第１厚膜成長層を形成するステップでは、前記第１厚膜成長層の会合部に転位が集中する一方、前記第２厚膜成長層を形成するステップでは、前記第２厚膜成長層の表面において転位が分散する半導体基板の製造方法。 |
| 実施実績 | 【無】 |
| 許諾実績 | 【無】 |
| 特許権譲渡 | 【否】 |
| 特許権実施許諾 | 【可】 |
登録者情報
| 登録者名称 | |
|---|---|
その他の情報
| 関連特許 |
|
|---|