制御器設計装置、制御器及びプログラム
- 開放特許情報番号
- L2021000796
- 開放特許情報登録日
- 2021/6/9
- 最新更新日
- 2021/6/9
基本情報
| 出願番号 | 特願2017-035517 |
|---|---|
| 出願日 | 2017/2/27 |
| 出願人 | 日本放送協会 |
| 公開番号 | |
| 公開日 | 2018/9/13 |
| 登録番号 | |
| 特許権者 | 日本放送協会 |
| 発明の名称 | 制御器設計装置、制御器及びプログラム |
| 技術分野 | 電気・電子、情報・通信 |
| 機能 | 機械・部品の製造 |
| 適用製品 | 音響システム等の制御器を設計する技術 |
| 目的 | 逆システムの設計精度を犠牲にすることなくゲインを小さくすることができ、外乱等の変化に対する頑健性を得ることが可能な制御器設計装置、制御器及びプログラムを提供する。 |
| 効果 | 逆システムの設計精度を犠牲にすることなくゲインを小さくすることができ、外乱等の変化に対する頑健性を得ることが可能となる。 |
技術概要) |
信号が観察される所定数の制御点と所定数の制御点へ信号をそれぞれ提示する所定数の提示点を含む制御対象に対し、所定数の制御点にて観察される信号の特性を所望の特性に一致させるための目標システム、及び所定数の提示点へ信号を出力する制御対象の逆システムを備えた制御器を設計する制御器設計装置において、
制御対象を、所定数の提示点から提示される第１信号と所定数の制御点にて観察される信号との間の関係について、直達項を持たない状態空間モデルで表されるシステムとし、 目標システムを、所定数の提示点から提示される第２信号と所定数の制御点にて観察される信号との間の関係について、直達項を持たない状態空間モデルで表されるシステムとした場合に、 遅延時間算出部と、 同定部と、 仮逆システム構成部と、 仮制御器構成部と、 パラメータ決定部と、 遅延時間算出部により算出された制御対象の遅延時間及び目標システムの遅延時間に基づいて、当該制御対象の遅延時間及び当該目標システムの遅延時間を補償する遅延器を構成し、遅延器及び変換後制御器を結合し、制御器を構成する制御器構成部と、 を備えたことを特徴とする制御器設計装置。 |
| 実施実績 | 【無】 |
| 許諾実績 | 【無】 |
| 特許権譲渡 | 【否】 |
| 特許権実施許諾 | 【可】 |
登録者情報
| 登録者名称 | |
|---|---|
その他の情報
| 関連特許 |
|
|---|