半導体装置及びその製造方法
- 開放特許情報番号
- L2021000211
- 開放特許情報登録日
- 2021/2/26
- 最新更新日
- 2022/8/24
基本情報
出願番号 | 特願2019-539453 |
---|---|
出願日 | 2018/8/24 |
出願人 | 国立大学法人静岡大学 |
公開番号 | |
公開日 | 2019/3/7 |
登録番号 | |
特許権者 | 国立大学法人静岡大学 |
発明の名称 | 半導体装置及びその製造方法 |
技術分野 | 電気・電子 |
機能 | 機械・部品の製造 |
適用製品 | 半導体装置及びその製造方法 |
目的 | 回路面積の増大を抑制することが可能な半導体装置及びその製造方法を提供する。 |
効果 | 回路面積の増大を抑制することが可能な半導体装置及びその製造方法を提供することができる。 |
技術概要 |
半導体基板と、
前記半導体基板上の第1の高さの第1の面に沿って互いに平行になるように形成された直線状の複数の第1の配線部、 前記半導体基板上の第2の高さの第2の面に沿って前記複数の第1の配線部に交差する方向に形成された直線状の複数の第2の配線部、及び 前記複数の第1の配線部のそれぞれにおける前記第1の面に垂直な方向から見た前記複数の第2の配線部との交差部と、前記複数の第2の配線部のそれぞれとの間において、前記第1の配線部及び前記第2の配線部と接続して設けられた複数の記憶素子を有する第1の領域と、 前記半導体基板上の前記第1の面に沿って互いに平行になるように形成された直線状の複数の第3の配線部、 前記半導体基板上の前記第2の面に沿って前記複数の第3の配線部に交差する方向に形成された直線状の複数の第4の配線部、及び 前記第3の配線部と前記第4の配線部との間に少なくとも配置された絶縁体を有する第2の領域と、 を備える半導体装置。 |
実施実績 | 【無】 |
許諾実績 | 【無】 |
特許権譲渡 | 【否】 |
特許権実施許諾 | 【可】 |
登録者情報
登録者名称 | |
---|---|
その他の情報
関連特許 |
|
---|