| 出願番号 |
特願2012-232941 |
| 出願日 |
2012/10/22 |
| 出願人 |
雫石 誠 |
| 公開番号 |
特開2014-086498 |
| 公開日 |
2014/5/12 |
| 登録番号 |
特許第5543567号 |
| 特許権者 |
雫石 誠 |
| 発明の名称 |
半導体素子の製造方法 |
| 技術分野 |
電気・電子 |
| 機能 |
検査・検出 |
| 適用製品 |
積層型メモリ素子、積層型撮像素子、及びこれらを用いた細径プローブカメラ等 |
| 目的 |
積層素子間における入力保護回路を不要とし、メモリ容量、或いは画素数の増大を可能にする積層型半導体素子の製造方法。 |
| 効果 |
積層素子を構成する各素子は、少なくとも素子が互いに張り合わされ入力端子が対面する他の素子の出力端子と電気的に結合する前の段階においても、素子の静電破壊を防止できるため、素子の信頼性及び素子製造工程における製造歩留まりを向上させることができる。また、外部に露出する入力端子を除き、入力保護回路を必要としないため、素子の集積度やメモリの記憶容量を増大させることができる。 |
技術概要
 |
半導体ウエーハ上の隣接する素子間において、入力保護回路を有しない入力端子は電源端子及び接地端子と互いに電気的に接続可能な導電性材料により導通状態におかれ、常に同電位に保たれた構造を維持し半導体ウエーハを被積層半導体ウエーハ上に積層後、入力端子、電源端子及び接地端子が独立した端子となるように導通状態を非導通化する工程を有する積層素子の製造方法。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【可】
|
| 特許権実施許諾 |
【可】
|
)