MIS型半導体装置およびその製造方法

開放特許情報番号
L2020000542
開放特許情報登録日
2020/3/11
最新更新日
2020/3/11

基本情報

出願番号 特願2017-079420
出願日 2017/4/13
出願人 国立研究開発法人物質・材料研究機構
公開番号 特開2018-182058
公開日 2018/11/15
発明の名称 MIS型半導体装置およびその製造方法
技術分野 電気・電子
機能 機械・部品の製造
適用製品 MIS型半導体装置およびその製造方法
目的 ゲート容量Coxの大きなMIS型半導体装置を提供すること、およびそのMIS型半導体装置の製造方法を提供する。
効果 従来のHigh−kゲート絶縁膜に見られる半導体界面に発生する所望ではない酸化層の生成が防止され、界面準位発生の基となるゲート絶縁膜の水素の透過率が低く、誘電率の高いHigh−kゲート絶縁膜を有するMIS型半導体装置およびそのMIS型半導体装置の製造方法が提供される。このことにより、提供されるMIS型半導体装置は、電気特性が安定し、ゲート容量Coxの大きなMIS型半導体装置となる。
技術概要
半導体層と絶縁体層と導電体層を有し、前記絶縁体層が前記半導体層と前記導電体層で挟まれたMIS型半導体装置であって、
前記絶縁体層はセリウムフッ化物を含む、MIS型半導体装置。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2020 INPIT