半導体集積回路装置及びその製造方法、並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法

開放特許情報番号
L2019001689
開放特許情報登録日
2019/9/25
最新更新日
2019/9/25

基本情報

出願番号 特願2013-101708
出願日 2013/5/13
出願人 国立大学法人茨城大学
公開番号 特開2014-222715
公開日 2014/11/27
登録番号 特許第6080009号
特許権者 国立大学法人茨城大学
発明の名称 半導体集積回路装置及びその製造方法、並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法
技術分野 電気・電子
機能 機械・部品の製造
適用製品 半導体集積回路装置及びその製造方法、並びに該半導体集積回路に使用する低抵抗率銅配線の探索方法
目的 今後、益々進展するLSIの高集積化、高密度化及び高速化に対して、配線幅の減少に伴う抵抗率の増加を従来以上に抑えて、配線層の一層の低抵抗率化を図るだけでなく、耐エレクトロマイグレーション性及び耐ストレスマイグレーション性等についても従来と同等以上の性能を確保できる半導体集積回路装置とその製造方法を提供する。
効果 銅配線の結晶粒界に不純物として存在する化合物を同定するとともに、前記化合物に含まれる塩素濃度及び鉄濃度を所定の値以下に規定することによって、結晶粒径の拡大を阻害する不純物の濃度を低減できるようになり、配線層の一層の低抵抗率化を図ることができる。さらに、銅配線の結晶粒界の存在する不純物濃度の低減は、配線層の低抵抗率化だけでなく、配線幅の減少に伴う耐エレクトロマイグレーション性及び耐ストレスマイグレーション性の低下を抑制して、両者の特性の向上に貢献する。
技術概要
回路素子が形成された半導体基体と、前記半導体基体の主表面上に形成された絶縁層と、少なくとも前記絶縁層を利用して形成されたトレンチと、電解銅めっきによって前記トレンチ内に形成された銅配線とを備え、前記銅配線の線幅が100nm以下で、前記銅配線の結晶粒界に不純物として存在する金属元素、塩素(Cl)及び酸素(O)からなる化合物の濃度が、該化合物に含まれる塩素濃度で換算したときに2.0原子%以下であることを特徴とする半導体集積回路装置。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2019 INPIT