低電圧動作キャッシュメモリ

開放特許情報番号
L2019001532
開放特許情報登録日
2019/9/4
最新更新日
2019/9/4

基本情報

出願番号 特願2012-267445
出願日 2012/12/6
出願人 国立大学法人神戸大学
公開番号 特開2014-115723
公開日 2014/6/26
登録番号 特許第6024897号
特許権者 国立大学法人神戸大学
発明の名称 低電圧動作キャッシュメモリ
技術分野 情報・通信
機能 制御・ソフトウェア
適用製品 低電圧動作キャッシュメモリ
目的 特定のインデックスにおいてデータを割り当てるキャッシュラインが存在しなくなるという問題を解決すると共に、キャッシュメモリ全体の動作電圧を効果的に低減できる低電圧動作キャッシュメモリを提供すること。
効果 特定のインデックスにおいてデータを割り当てるキャッシュラインが存在しなくなるという問題を解決すると共に、キャッシュメモリ全体の動作電圧を効果的に低減できる。
技術概要
タグにより構成されるデータ格納構造を備え、複数のメモリセルブロックから構成されるキャッシュウェイを複数備えるセットアソシアティブ方式のキャッシュメモリにおいて、
メモリセルブロックは、
一対のインバータと、一対のスイッチ部と、1本のワードラインと、から構成されるメモリセルと、隣接するメモリセルのデータ保持ノード間にモード制御スイッチ部と、モード制御スイッチ部の導通を制御する1本のモード制御ラインと、から成り、
メモリセルブロック毎に、
1ビットが1個のメモリセルで構成される通常モードから、隣接する2個のメモリセルを連結して1ビットが2個のメモリセルで構成される高信頼モードへと切り替えできる回路構成であり、
メモリセルブロックがオフラインもしくはオンラインで故障検出された場合に、故障検出したメモリセルブロックを高信頼モードに切り替えて、どのメモリセルが故障したかの情報を用いることなく、隣接する2つのキャッシュラインのいずれかを必ず使用するメモリセルブロックにしたことを特徴とする低電圧動作キャッシュメモリ。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2019 INPIT