半導体集積回路及び遅延測定回路

開放特許情報番号
L2018001999
開放特許情報登録日
2018/9/13
最新更新日
2018/9/13

基本情報

出願番号 特願2016-543089
出願日 2016/3/4
出願人 国立大学法人 千葉大学
公開番号 WO2016/139958
公開日 2016/9/9
登録番号 特許第6218297号
特許権者 国立大学法人 千葉大学
発明の名称 半導体集積回路及び遅延測定回路
技術分野 情報・通信、電気・電子
機能 機械・部品の製造
適用製品 半導体集積回路及び遅延測定回路
目的 回路の大型化をもたらさずに高精度な較正が可能な半導体集積回路及び遅延測定回路を提供すること。
効果 回路の大型化をもたらさずに高精度な較正が可能な半導体集積回路及び遅延測定回路並びに遅延測定回路較正方法を提供することができる。
技術概要
クロック生成回路と、
論理出力回路と、前記論理出力回路に直列に接続される複数の遅延回路と、前記複数の遅延回路の末端に接続されるカウンタ回路と、を有する遅延測定回路と、を備えた半導体集積回路であって、
前記論理出力回路は少なくとも二つのバイアス電圧入力ゲートを備え、前記論理出力回路のみ遅延時間可変とする遅延測定回路。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT