積分型AD変換装置およびCMOSイメージセンサ

開放特許情報番号
L2018001591
開放特許情報登録日
2018/8/2
最新更新日
2018/8/2

基本情報

出願番号 特願2013-558756
出願日 2013/2/15
出願人 国立大学法人北海道大学
公開番号 WO2013/122221
公開日 2013/8/22
登録番号 特許第6195161号
特許権者 国立大学法人北海道大学
発明の名称 積分型AD変換装置およびCMOSイメージセンサ
技術分野 電気・電子、情報・通信
機能 機械・部品の製造
適用製品 積分型AD変換装置およびCMOSイメージセンサ
目的 変換精度および変換速度の少なくとも一方を向上させながら消費電力を低く抑えることのできる積分型AD変換装置およびCMOSイメージセンサを提供すること。
効果 変換精度および変換速度の少なくとも一方を向上させながら消費電力を低く抑えることのできる積分型AD変換装置およびCMOSイメージセンサが得られる。
技術概要
積分型AD変換装置は、時間に対して線形に変化するランプ波形の参照電圧と入力電圧とを比較して、参照電圧と入力電圧との比較信号を出力する比較器と、主クロック信号および主クロック信号と位相の異なるクロック信号を含む複数のクロック信号を生成する多相クロック生成回路と、比較器の出力する比較信号を、主クロック信号の1周期以上の時間だけ遅延させて出力する遅延調整回路と、ランプ波形が変化を始めてから遅延調整回路からの出力が反転するまでの時間を遅延調整回路が出力する信号および主クロック信号に基づいて計数し、計数した結果を上位ビットとして出力するカウンタと、遅延調整回路の出力信号が反転したタイミングで、多相クロック生成回路が生成した複数のクロック信号をラッチし、当該ラッチした値をデコードした結果を下位ビットとして出力する時間量子化器と、を備え、時間量子化器は、比較器の出力する前記比較信号が反転したタイミングで動作を開始し、遅延調整回路の出力信号が反転したタイミングで下位ビットを出力した後に動作を停止する。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

アピール情報

アピール内容 譲渡に関しては応相談。下記は研究シーズのURLです。

https://seeds.mcip.hokudai.ac.jp/jp/view/132/

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT