| 出願番号 |
特願2014-117851 |
| 出願日 |
2014/6/6 |
| 出願人 |
国立大学法人静岡大学 |
| 公開番号 |
特開2015-231205 |
| 公開日 |
2015/12/21 |
| 発明の名称 |
フィールドプログラマブルゲートアレイ、その開発ツール及び開発方法 |
| 技術分野 |
電気・電子 |
| 機能 |
制御・ソフトウェア、機械・部品の製造 |
| 適用製品 |
フィールドプログラマブルゲートアレイ、及び、その開発ツール及び開発方法 |
| 目的 |
高速化のために並列動作数を増やす場合に、小型化、低価格化、及び、低リーク電力化が可能なフィールドプログラマブルゲートアレイを提供する。 |
| 効果 |
本発明によれば、ＦＰＧＡの高速化のために並列動作数を増やす場合に、小型化、低価格化、及び、低リーク電力化が可能となる。 |
技術概要
 |
フィールドプログラマブルゲートアレイであって、
複数の共有論理ブロック群であって、前記複数の共有論理ブロック群それぞれは、１つの論理ブロック用コンフィグレーションメモリと、前記１つの論理ブロック用コンフィグレーションメモリを共有する少なくとも２つの論理ブロックとを有する、前記複数の共有論理ブロック群を備える、フィールドプログラマブルゲートアレイ。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)