負性抵抗回路及び発振回路

開放特許情報番号

L2016000908

開放特許情報登録日

2016/5/23

最新更新日

2019/8/23

基本情報

出願番号	特願2015-099175
出願日	2015/5/14
出願人	学校法人日本大学
公開番号	特開2016-219876
公開日	2016/12/22
登録番号	特許第6539911号
特許権者	学校法人日本大学
発明の名称	負性抵抗回路及び発振回路
技術分野	電気・電子
機能	機械・部品の製造
適用製品	負性抵抗回路及び発振回路
目的	負性抵抗回路の実装面積を低減する。
効果	負性抵抗回路の実装面積を低減することができる。
技術概要	本発明の一実施形態は、第１端子と、第２端子との少なくとも２つの端子を備え、前記第１端子から前記第２端子に電圧降下を生じさせる電圧降下素子と、第１のＮ型ＭＯＳＦＥＴと、第２のＮ型ＭＯＳＦＥＴとを備え、前記第１のＮ型ＭＯＳＦＥＴのドレインと、前記第２のＮ型ＭＯＳＦＥＴのゲートと、前記電圧降下素子の前記第２端子とが互いに接続され、前記第１のＮ型ＭＯＳＦＥＴのゲートと、前記第２のＮ型ＭＯＳＦＥＴのソースとが互いに接続され、前記第１のＮ型ＭＯＳＦＥＴのソースは接地され、前記電圧降下素子の前記第１端子と、前記第２のＮ型ＭＯＳＦＥＴのドレインとが、電源電圧と接続されることを特徴とする負性抵抗回路である。また、本発明の一実施形態の負性抵抗回路は、前記第１のＮ型ＭＯＳＦＥＴのゲート−ドレイン間の寄生容量と、前記第２のＮ型ＭＯＳＦＥＴのゲート−ソース間の寄生容量との和よりも、前記第１のＮ型ＭＯＳＦＥＴのゲート−ソース間の寄生容量と、前記第２のＮ型ＭＯＳＦＥＴのソース−ドレイン間の寄生容量との和の方が大きいことを特徴とする。
実施実績	【無】
許諾実績	【無】
特許権譲渡	【否】
特許権実施許諾	【可】

登録者情報

登録者名称	日本大学産官学連携知財センター

その他の情報

関連特許	国内 【無】 国外 【無】