| 出願番号 |
特願2017-564192 |
| 出願日 |
2017/1/18 |
| 出願人 |
国立研究開発法人産業技術総合研究所 |
| 公開番号 |
WO2017/130813 |
| 公開日 |
2017/8/3 |
| 登録番号 |
特許第6637076号 |
| 特許権者 |
国立研究開発法人産業技術総合研究所 |
| 発明の名称 |
電界効果トランジスタ及びその製造方法 |
| 技術分野 |
電気・電子 |
| 機能 |
材料・素材の製造 |
| 適用製品 |
電界効果トランジスタ及びその製造方法 |
| 目的 |
実用化に向けてより特性が改善された積層構造からなるゲート絶縁膜を含むＦＥＴ及びその製法を提供する。 |
| 効果 |
積層型ゲート絶縁膜を用いることにより、酸素欠損や構造の乱れによるトラップや散乱のない状態の良質なチャンネル(界面)を得ることができ、その結果、キャリア移動度やキャリア面密度などの諸特性を向上させることができる。メタルマスクを使用する必要がなく、フォトリソグラフィーにより小さなサイズの素子を作製できるので、その実用化を促進することができる。 |
技術概要
 |
チャンネル層を構成するペロブスカイト構造の複合酸化物単結晶基板と、
前記複合酸化物単結晶基板上にパラキシリレンのポリマー膜及び酸化ハフニウムがこの順に積層された積層構造からなるゲート絶縁膜と、を有する電界効果トランジスタ。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)