薄膜デバイスの製造方法

開放特許情報番号
L2016000604
開放特許情報登録日
2016/4/25
最新更新日
2016/4/25

基本情報

出願番号 特願2011-201422
出願日 2011/9/15
出願人 日本放送協会
公開番号 特開2013-062456
公開日 2013/4/4
登録番号 特許第5814712号
特許権者 日本放送協会
発明の名称 薄膜デバイスの製造方法
技術分野 電気・電子
機能 材料・素材の製造
適用製品 薄膜トランジスタ等の薄膜デバイスの製造方法
目的 酸化物半導体をチャネルに用いた薄膜デバイスの製造方法において、PETやPES等の樹脂基板上でも自己整合型トップゲート構造の作製を可能にし得る薄膜デバイスの製造方法を提供する。
効果 チャネル膜のうち、ゲート絶縁膜が積層されていない領域は、層間膜がスパッタリング法を用いて積層されるので、低抵抗化し、ソース・ドレイン電極膜に接続されるソース・ドレイン領域として機能させることができる。
従来技術のように、ソース・ドレイン領域としての低抵抗層を作製するために、300℃の熱アニーリング処理を施さずともよくなり、PETやPES等の樹脂基板上でも自己整合型トップゲート構造の作製を可能なものとすることができる。
技術概要
酸化物半導体によりチャネル膜を作製する自己整合型トップゲート構造の薄膜デバイスの製造方法において、該チャネル膜とゲート電極膜との間に、ゲート絶縁膜として機能する有機膜を塗布法を用いて作製し、その後、該チャネル膜のうちの該有機膜が配置されない領域の上面および前記ゲート電極膜の上面に、絶縁膜として機能する層間膜を成膜して、該層間膜が、該チャネル膜と外部に導出されたソース・ドレイン電極膜との間に配されるように形成し、
前記層間膜は、前記チャネル膜のうち前記層間膜の下部に配された領域の抵抗率を、前記チャネル膜のうち前記有機膜の下部に配された領域の抵抗率より低く設定するようにスパッタリング法を用いて成膜することを特徴とする薄膜デバイスの製造方法。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT