高周波位相同期発振回路
- 開放特許情報番号
- L2015001562
- 開放特許情報登録日
- 2015/10/19
- 最新更新日
- 2019/4/23
基本情報
出願番号 | 特願2017-515583 |
---|---|
出願日 | 2016/4/27 |
出願人 | 国立研究開発法人産業技術総合研究所 |
公開番号 | |
公開日 | 2016/11/3 |
登録番号 | |
特許権者 | 国立研究開発法人産業技術総合研究所 |
発明の名称 | 高周波位相同期発振回路 |
技術分野 | 電気・電子 |
機能 | 材料・素材の製造 |
適用製品 | 高周波位相同期発振回路 |
目的 | 本発明者らは、MR素子をVCOと同様にPLL回路と組み合わせて高周波位相同期発振回路を試作し実験した。しかし、PLL回路が全く機能しなかった。本課題は、この機能しない問題を解決することにある。 |
効果 | 磁気抵抗素子を用いた高周波位相同期発振回路において、発振周波数foutの発振スペクトルを狭く鋭くして、ピーク幅が狭くなるという効果がある。これは周波数が安定であることを意味する。そのため、本発明の高周波位相同期発振回路を通信に使えば、例えば、チャンネル密度を高めることができるという効果を奏する。 |
技術概要![]() |
発振周波数foutの高周波を発振する磁気抵抗素子;
基準周波数frefの基準信号を出力する基準信号源;及び 位相比較器、ループフィルタ及び分周器を備えた位相同期ループ回路; を備えた高周波位相同期発振回路であって、 前記ループフィルタから出力された位相誤差信号に応じた電圧Aと前記磁気抵抗素子から高周波を発振させるためのバイアス電圧Bとを加算し、加算されたバイアス電圧(A+B)を磁気抵抗素子に入力する加算器; 及び 前記分周器の入力側であって、かつ前記分周器と前記磁気抵抗素子との間に、前記基準周波数frefをカットし前記発振周波数foutを通すフィルタ; を設けたことを特徴とする高周波位相同期発振回路。 |
実施実績 | 【無】 |
許諾実績 | 【無】 |
特許権譲渡 | 【否】 |
特許権実施許諾 | 【可】 |
登録者情報
登録者名称 | |
---|---|
その他の情報
関連特許 |
|
---|