ナノデバイス及びその製造方法
- 開放特許情報番号
- L2015001125
- 開放特許情報登録日
- 2015/7/9
- 最新更新日
- 2022/8/30
基本情報
出願番号 | 特願2014-502342 |
---|---|
出願日 | 2013/2/27 |
出願人 | 国立研究開発法人科学技術振興機構 |
公開番号 | |
公開日 | 2013/9/6 |
登録番号 | |
特許権者 | 国立研究開発法人科学技術振興機構 |
発明の名称 | ナノデバイス及びその製造方法 |
技術分野 | 電気・電子 |
機能 | 材料・素材の製造 |
適用製品 | ナノデバイスとその集積回路、及びナノデバイスの製造方法 |
目的 | ダイオード、トンネル素子、MOSトランジスタなどの電子デバイスと組み合わされるナノデバイス、その集積回路及びナノデバイスの製造方法を提供する。 |
効果 | パッシベーション層上で金属ナノ粒子又は機能分子の上に、ゲート電極を設けることができ、ナノデバイスを集積化することができる。さらにゲート電極上に別の絶縁膜を設け、適宜ビアホールを開けることにより、配線のための電極を構築することで集積化を図ることができる。
また、ナノギャップ電極の作製とほぼ同時に、ダイオード、トンネル素子、MOSトランジスタを作製することができる。よって、デバイスの三次元集積化を図ることができる。 |
技術概要![]() |
第1の絶縁層と、
上記第1の絶縁層上にナノギャップを有するように設けられた一方の電極と他方の電極と、 上記一方の電極と上記他方の電極との間に配置された金属ナノ粒子と、 上記第1の絶縁層、上記一方の電極及び上記他方の電極の上に設けられ、上記金属ナノ粒子を埋設する第2の絶縁層と、 上記第1の絶縁層上に上記一方の電極と上記他方の電極との配置方向に対して交差する方向に設けられ、かつ上記第2の絶縁層によって被覆された一又は複数のサイドゲート電極と、 上記第2の絶縁層上に設けられたトップゲート電極と、 を備え、 上記金属ナノ粒子と上記一方の電極との間、上記金属ナノ粒子と上記他方の電極との間には、上記第2の絶縁層の一部として単分子膜が介在する、ナノデバイス。 |
実施実績 | 【無】 |
許諾実績 | 【無】 |
特許権譲渡 | 【否】 |
特許権実施許諾 | 【可】 |
登録者情報
登録者名称 | |
---|---|
その他の情報
関連特許 |
|
---|