ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法
- 開放特許情報番号
- L2015001124
- 開放特許情報登録日
- 2015/7/9
- 最新更新日
- 2022/8/30
基本情報
出願番号 | 特願2014-501328 |
---|---|
出願日 | 2013/4/18 |
出願人 | 国立研究開発法人科学技術振興機構 |
公開番号 | |
公開日 | 2014/2/27 |
登録番号 | |
特許権者 | 国立研究開発法人科学技術振興機構 |
発明の名称 | ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法 |
技術分野 | 電気・電子 |
機能 | 材料・素材の製造 |
適用製品 | 半導体構造およびその製造方法 |
目的 | ゲルマニウム層と酸化ゲルマニウムを含む膜との界面状態が良好であり、かつ薄い酸化ゲルマニウムを含む膜を成膜する。 |
効果 | 本発明によれば、ゲルマニウム層と酸化ゲルマニウムを含む膜との界面状態が良好であり、かつ薄い酸化ゲルマニウムを含む膜を成膜することができる。 |
技術概要![]() |
ゲルマニウム層と、
前記ゲルマニウム層上に形成された酸化ゲルマニウムを含む膜と、前記酸化ゲルマニウムを含む膜上に形成され、酸化シリコンより比誘電率の大きな高誘電体酸化膜と、を含む絶縁膜と、 を具備し、 前記絶縁膜のEOTが2nm以下であり、かつ前記絶縁膜上に金属膜としてAuを形成した際の前記金属膜の前記ゲルマニウム層に対する電圧をフラットバンド電圧から蓄積領域側に1V印加したときのリーク電流密度が10↑(−5×EOT+4)A/cm↑2以下であり、 前記ゲルマニウム層はp型であり、前記ゲルマニウム層内の面電子密度をN↓s(cm↑(−2))、前記ゲルマニウム層のスプリットCV法を用い求めた電子移動度をμ↓(e)f(cm2/V・s)としたとき、 N↓sが5×10↑(12)cm↑(−2)以上において、log↓(10)μ↓(eff)>−0.59×log↓(10)N↓s+10.19であることを特徴とする半導体構造。 |
実施実績 | 【無】 |
許諾実績 | 【無】 |
特許権譲渡 | 【否】 |
特許権実施許諾 | 【可】 |
登録者情報
登録者名称 | |
---|---|
その他の情報
関連特許 |
|
---|