| 出願番号 |
特願2015-003554 |
| 出願日 |
2015/1/9 |
| 出願人 |
国立研究開発法人産業技術総合研究所 |
| 公開番号 |
特開2016-129206 |
| 公開日 |
2016/7/14 |
| 登録番号 |
特許第6643609号 |
| 特許権者 |
国立研究開発法人産業技術総合研究所 |
| 発明の名称 |
記憶装置及びその製法 |
| 技術分野 |
電気・電子、情報・通信 |
| 機能 |
材料・素材の製造 |
| 適用製品 |
磁気メモリー素子 |
| 目的 |
強磁性体材料と絶縁材料の間に、強磁性体と絶縁体の界面における化学結合を抑制するための、界面をなす双方の材料と化学結合をもたない、電子軌道の混成を抑制し、電界印加時に界面における電位降下を抑制し、かつ、挿入した薄膜自身が印加電界を遮蔽しない薄い材料を挿入する。 |
| 効果 |
本発明の構成による磁気メモリー素子では、強磁性体材料と絶縁材料の間の電子軌道の混成が抑制され、電界印加時に界面における電位降下が抑制されるため、リーク電流による消費電力(ジュール熱)増大を防ぎ、素子の安定性が向上する。
よって本発明の磁気メモリー素子をメモリーセルに構成した場合、熱設計を容易にし、セルに動作安定性をもたらす。 |
技術概要
 |
第１電極と、磁化方向可変層と、絶縁層と、磁化方向固定相、第２電極とを順次積層した磁気メモリー素子であって、
さらに該磁化方向可変層と該絶縁層の間に原子が層状に配列している層状物質からなる層を挿入して、
該磁化方向可変層と該絶縁層との界面における電子軌道の混成を抑制して第１電極と第２電極の間の電界印加時に該界面における電位降下を抑制したことを特徴とする磁気メモリー素子。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)