| 出願番号 |
特願2014-245260 |
| 出願日 |
2014/12/3 |
| 出願人 |
国立研究開発法人産業技術総合研究所 |
| 公開番号 |
特開2016-111096 |
| 公開日 |
2016/6/20 |
| 登録番号 |
特許第6425985号 |
| 特許権者 |
国立研究開発法人産業技術総合研究所 |
| 発明の名称 |
半導体装置及びその製造方法 |
| 技術分野 |
電気・電子 |
| 機能 |
機械・部品の製造 |
| 適用製品 |
半導体装置及びその製造方法 |
| 目的 |
隣接するウェル間のパンチスルー電流を実用上差し支えない程度に低減又は阻止するような耐圧にし、ウェル分離による面積を削減する。 |
| 効果 |
本発明によれば、隣接するウェル間のパンチスルー電流を実用上差し支えない程度に低減又は阻止するような耐圧にでき、これによりウェル分離による面積を従来に比べて削減することができる。 |
技術概要
 |
半導体装置３０は、隣接するディープＮウェル３２ａ及び３２ｂ間のＰ型基板３１の深層に高濃度ディープＰ領域３３を設けて、隣接するディープＮウェル３２ａ及び３２ｂ間の耐圧を向上する。これにより、隣接するディープＮウェル３２ａ及び３２ｂ同士の間でＰ型基板３１を通して流れるパンチスルー電流と、隣接する表層のＮウェル３４ａ及び３４ｂ同士の間でＰ型基板３１の深層を通して流れるパンチスルー電流を大幅に低減、あるいは阻止するようにできる。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)