| 出願番号 |
特願2016-519190 |
| 出願日 |
2015/4/23 |
| 出願人 |
国立研究開発法人産業技術総合研究所 |
| 公開番号 |
WO2015/174240 |
| 公開日 |
2015/11/19 |
| 登録番号 |
特許第6238495号 |
| 特許権者 |
国立研究開発法人産業技術総合研究所 |
| 発明の名称 |
結晶配向層積層構造体、電子メモリ及び結晶配向層積層構造体の製造方法 |
| 技術分野 |
電気・電子、金属材料、無機材料 |
| 機能 |
材料・素材の製造 |
| 適用製品 |
結晶配向層積層構造体、電子メモリ及び前記結晶配向層積層構造体の製造方法 |
| 目的 |
下地基板や電極基板の材質を幅広く選択可能な結晶配向層積層構造体、前記結晶配向層積層構造体を用いた電子メモリ及び前記結晶配向層積層構造体の製造方法を提供すること。 |
| 効果 |
従来技術における前記諸問題を解決することができ、下地基板や電極基板の材質を幅広く選択可能な結晶配向層積層構造体、前記結晶配向層積層構造体を用いた電子メモリ及び前記結晶配向層積層構造体の製造方法を提供することができる。 |
技術概要
 |
下地基板や電極基板の材質を幅広く選択可能な結晶配向層積層構造体、前記結晶配向層積層構造体を用いた電子メモリ及び前記結晶配向層積層構造体の製造方法を提供する。本発明に係る結晶配向層積層構造体は、基板と、前記基板上に積層されるとともにゲルマニウム、シリコン、タングステン、ゲルマニウム−シリコン、ゲルマニウム−タングステン及びシリコン−タングステンのいずれかで形成され、厚みが薄くとも１ｎｍ以上である配向制御層と、前記配向制御層上に積層されるとともにＳｂＴｅ、Ｓｂ２Ｔｅ３、ＢｉＴｅ、Ｂｉ２Ｔｅ３、ＢｉＳｅ及びＢｉ２Ｓｅ３のいずれかを主成分として形成され、一定の結晶方位に配向される第１の結晶配向層と、を有することを特徴とする。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)