半導体記憶装置

開放特許情報番号
L2014001448
開放特許情報登録日
2014/8/20
最新更新日
2014/8/20

基本情報

出願番号 特願2012-076414
出願日 2012/3/29
出願人 国立大学法人九州工業大学
公開番号 特開2013-206512
公開日 2013/10/7
発明の名称 半導体記憶装置
技術分野 情報・通信
機能 制御・ソフトウェア
適用製品 半導体記憶装置
目的 回路を構成する各トランジスタの設計サイズに依らず、マージン設計なしに安定動作可能な半導体記憶装置の提供。
効果 データを保持する各メモリセルをDラッチ回路とスリーステート・バッファを用いて構成したことにより、回路を構成する各トランジスタの設計値(ゲート幅/ゲート長)によらずマージンフリーな設計を行うことが可能な半導体記憶装置を提供することが可能となる。
技術概要
D端子(D)、クロック端子(φ)、及びQ端子(Q−)を有し、クロック端子(φ)のライト選択信号がアサートされるとビット線からD端子(D)のデータ信号の電圧をスルーし、ライト選択信号がネゲートされるとデータライトデータ信号の電圧をホールドし、スルー/ホールドされる電圧の反転値をQ端子(Q−)から出力するDラッチ回路2、並びにDラッチ回路2のQ端子(Q−)とデータ線(D)の間に接続され、リード選択信号がアサートされるとQ端子(Q−)の電圧の反転値をビット線(D)へ出力しリード選択信号がネゲートされると出力が高インピーダンス状態となるトライステートバッファ3を具備するメモリセル1とを備えた。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【有】   
Copyright © 2017 INPIT