3次元実装半導体装置及びその製造方法

開放特許情報番号
L2013002209
開放特許情報登録日
2013/10/25
最新更新日
2014/11/20

基本情報

出願番号 特願2010-511021
出願日 2009/5/7
出願人 国立大学法人九州工業大学
公開番号 WO2009/136496
公開日 2009/11/12
登録番号 特許第5605222号
特許権者 国立大学法人九州工業大学
発明の名称 3次元実装半導体装置及びその製造方法
技術分野 電気・電子
機能 制御・ソフトウェア
適用製品 3次元実装半導体装置及びその製造方法
目的 簡易な手段で、平面実装を容易に3次元実装にし、かつ、信号経路を短くする。
効果 平面実装を容易に3次元実装にすることが可能となり、信号経路(LSIチップ-配線基板-回路素子)を短くして、高周波特性を改善することができる。これによって、RF(無線)モジュールの高性能化と少面積化が実現でき、携帯電話等の小型電子機器の高性能化と高密度実装が可能となる。高密度実装は機器の小型化あるいは低コストに繋がる。
また、側面に半田フィレット形成が可能であり、そのため、実装強度を格段に強化することができる。
技術概要
配線基板の両面に半導体チップを含む各種回路素子を取り付けた3次元実装半導体装置において、
前記配線基板は一方の主面及び他方の主面のそれぞれに、各種回路素子を接続するための接続パッド部とそれらを接続する配線パターンを有し、かつ、一方及び他方の主面のそれぞれの接続パッド部及び配線パターンを互いに接続するための貫通配線部を有し、
前記配線基板の一方の主面において、半導体チップを装着して該一方の主面上の接続パッド部に接続し、かつ、該配線パターンの所定の位置に、支持部に支持される複数個のポスト電極を一体に形成したポスト電極部品を固定して電気的に接続し、樹脂封止後に前記支持部を剥離することにより、前記ポスト電極端面を露出させ、
前記配線基板の他方の主面において、該他方の主面上の接続パッド部に、別の回路素子を配置して、接続する、
ことから成る3次元実装半導体装置。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【可】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【有】
国外 【有】   
Copyright © 2017 INPIT