| 出願番号 |
特願2010-525650 |
| 出願日 |
2009/7/30 |
| 出願人 |
国立大学法人九州工業大学 |
| 公開番号 |
WO2010/021233 |
| 公開日 |
2010/2/25 |
| 登録番号 |
特許第5311351号 |
| 特許権者 |
国立大学法人九州工業大学 |
| 発明の名称 |
生成装置、生成方法及びプログラム |
| 技術分野 |
情報・通信 |
| 機能 |
制御・ソフトウェア |
| 適用製品 |
生成装置、生成方法及びプログラム |
| 目的 |
内部信号線に着眼しつつ、実速度スキャンテストであっても、テストデータ量、故障検出率、パフォーマンス、回路設計には影響を及ぼさず、テストコンプレッションの場合のように入力ビット中の未定値（ドントケア）ビットが少ない場合であっても、ラウンチ遷移ひいては歩留り損失リスクを減らすことが可能で、さらにテストにおける消費電力の削減も可能とする。 |
| 効果 |
特性の低下を抑止しながら、特に第一の特定内部信号線の状態をコントロールできる新しいテストキューブを含む新しい集合を生成できる。
その結果、テストにおける消費電力の削減が可能になる。
また、実速度スキャンテストであっても、テストデータ量、故障検出率、パフォーマンス、回路設計には影響が及ぼされず、テストコンプレッションの場合のように入力ビット中のドントケアビットが少ない場合であっても、ラウンチ遷移ひいては歩留り損失リスクを減らすことが可能となる。 |
技術概要
 |
内部信号線に着眼しつつ、実速度スキャンテストであっても、テストデータ量、故障検出率、パフォーマンス、回路設計には影響を及ぼさず、テストコンプレッションの場合のように入力ビット中の未定値（ドントケア）ビットが少ない場合であっても、ラウンチ遷移ひいては歩留り損失リスクを減らすことが可能で、さらにテストにおける消費電力の削減も可能とすることを目的とする。変換装置１は、特定内部信号線抽出部３と、特定内部信号線区別部５と、入力ビットにおける入力未定値ビット及び入力論理ビットを特定する特定部７と、特定された入力未定値ビットを含む入力ビットにおける未定値ビットに論理値１又は論理値０を割り当てる割当部９とを備える。特定部７は、入力未定値ビット特定部１１と、入力論理ビット特定部１３とを備える。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【有】 |
| 特許権譲渡 |
【可】
|
| 特許権実施許諾 |
【可】
|
)