| 出願番号 |
特願2011-111883 |
| 出願日 |
2011/5/18 |
| 出願人 |
国立大学法人九州工業大学 |
| 公開番号 |
特開2012-243918 |
| 公開日 |
2012/12/10 |
| 登録番号 |
特許第5804494号 |
| 特許権者 |
国立大学法人九州工業大学 |
| 発明の名称 |
半導体装置及びその駆動方法 |
| 技術分野 |
電気・電子 |
| 機能 |
機械・部品の製造、制御・ソフトウェア |
| 適用製品 |
ダイオード構造の半導体装置及びその駆動方法 |
| 目的 |
既存の半導体素子作製技術で製造することが可能で、素子外部にスイッチング回路を持たなくても、順方向電圧降下の平均値に相当する損失を低減し、電源回路全体のエネルギー効率を上げることのできるダイオード構造の半導体装置とその駆動方法を提供する。
また、既存の半導体装置にスイッチング回路を外装することで順方向電圧降下の平均値に相当する損失を低減し、電源回路全体のエネルギー効率を上げることのできる整流モジュールとその駆動方法を提供する。 |
| 効果 |
順方向電圧降下の平均値を低減し、整流素子の低損失化を実現する。 |
技術概要
 |
アノード電極９とカソード電極３との間に、ｐ型層７と、ｉ層１と、ｎ型層２とを順に形成したダイオード構造の半導体装置において、アノード電極９側に、ｐ型層７と並列に第２ｎ型層８を形成し、順方向バイアス中に、アノード電極９側をｐ型層７と第２ｎ型層８のいずれかに切り替えるゲート駆動回路１０を備えた半導体装置。ゲート電極５は、ｐ型層７と第２ｐ型層６と第２ｎ型層８に接するトレンチ構造４とし、トレンチ内部に絶縁膜４ａと電極とを備えたものとすることができる。このゲート電極５は、ゲート駆動回路１０から印加するゲート電圧に応じてｐ型及びｎ型のチャネルをトレンチ表面に形成する。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【可】
|
| 特許権実施許諾 |
【可】
|
)