位相同期ループ回路及びデッドゾーン生成回路

開放特許情報番号
L2013001276
開放特許情報登録日
2013/6/26
最新更新日
2016/8/22

基本情報

出願番号 特願2012-170091
出願日 2012/7/31
出願人 国立大学法人広島大学
公開番号 特開2014-030120
公開日 2014/2/13
登録番号 特許第5958812号
特許権者 国立大学法人広島大学
発明の名称 位相同期ループ回路及びデッドゾーン生成回路
技術分野 電気・電子
機能 機械・部品の製造
適用製品 位相同期ループ回路及びデッドゾーン生成回路
目的 より高精度な発振制御が可能となる位相同期ループ回路及びデッドゾーン生成回路を提供する。
効果 電圧制御発振器を制御するループを第1の制御ループから第2の制御ループに切り替えるタイミングを、制御ループの特性に適したものとすることができるので、より高精度な発振制御が可能となる。
より具体的には、チューニングゲインの高いVCOを用いた場合にも有効的に位相雑音を低減することができる。
また、位相雑音を低減することができ、装置を小型化し、かつ消費電力を低減することができる。
技術概要
位相周波数比較回路11は、基準パルス信号Refの立ち上がりと帰還パルス信号Divの立ち上がりとの間でハイレベルとなる位相差パルス信号を出力する。デッドゾーン生成回路12は、位相周波数比較回路11から出力された位相差パルス信号を所定時間遅延させ、遅延した位相差パルス信号と、基準パルス信号Ref及び帰還パルス信号Divのうちの立ち上がりの遅い方の反転信号との論理積を、位相差パルス信号として出力する。チャージポンプ13は、位相差パルス信号に応じた電流パルスを生成する。ループフィルタ15は、チャージポンプ13で生成された電流パルスに基づいて、電圧制御発振器10へ入力する電圧を生成する。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT