半導体集積回路及びその遅延故障テスト方法

開放特許情報番号
L2013000314
開放特許情報登録日
2013/3/4
最新更新日
2015/8/19

基本情報

出願番号 特願2009-261012
出願日 2009/11/16
出願人 国立大学法人 千葉大学
公開番号 特開2011-106919
公開日 2011/6/2
登録番号 特許第5757550号
特許権者 国立大学法人 千葉大学
発明の名称 半導体集積回路及びその遅延故障テスト方法
技術分野 情報・通信、電気・電子
機能 制御・ソフトウェア
適用製品 半導体集積回路
目的 面積の増大を抑え、テストに必要なデータの増大も抑えることが可能なテスト応答解析回路を有する半導体集積回路及びそれを用いた遅延故障テスト方法を提供する。
効果 面積の増大を抑え、かつ、テストに必要なデータの増大も抑えることが可能なテスト応答解析回路を有する半導体集積回路及びそれを用いた遅延故障テスト方法を提供することができる。
技術概要
本発明の一観点にかかる半導体集積回路は、複数のフリップフロップと、複数のフリップフロップのうち少なくとも二以上のフリップフロップに接続される選択回路と、選択回路に接続されるテスト応答解析回路と、を有する。この場合において、テスト応答解析回路は、ビットシーケンス信号の作成を行うことが好ましい。また、テスト応答解析回路は、シグネチャレジスタであることが好ましい。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT