相補型論理ゲート装置

開放特許情報番号
L2012003189
開放特許情報登録日
2012/11/2
最新更新日
2014/2/25

基本情報

出願番号 特願2010-521747
出願日 2009/7/24
出願人 国立大学法人東北大学、国立大学法人北海道大学
公開番号 WO2010/010944
公開日 2010/1/28
登録番号 特許第5424274号
特許権者 国立大学法人東北大学、国立大学法人北海道大学
発明の名称 相補型論理ゲート装置
技術分野 電気・電子
機能 機械・部品の製造
適用製品 相補型論理ゲート装置
目的 半導体集積論理回路、中でも特にシリコンCMOS論理回路を代表とする相補型論理ゲート装置よりなる超高集積・超低消費電力型集積論理回路の速度性能限界を打破するのに有用な相補型論理ゲート装置を提供する。
効果 n型、p型半導体、従って、pチャネルFETもnチャネルFETも用いることなく、グラフェンをFETの電子走行層に導入し(これをグラフェンチャネルFETと称する)、グラフェン材料が有するアンバイポーラ特性(電子モードと正孔モードとで動作する単極双方特性)を活用して、しきい値の異なる2つのグラフェンチャネルFETで、従来のCMOS論理ゲートのpチャネルFETとnチャネルFETとを置換することによって、CMOSと等価な相補型論理動作を実現するものである。
技術概要
グラフェン材料で電子走行層が形成され、アンバイポーラ特性を有し、かつしきい値の異なる第1のFETと第2のFETとを有し、前記第1のFETのゲート電極と前記第2のFETのゲート電極とを短絡して入力端子とし、前記第1のFETのソース電極を低電位とし、前記第1のFETのドレイン電極と前記第2のFETのソース電極とを接続して出力端子とし、前記第2のFETのドレイン電極を高電位として構成されていることを、特徴とする相補型論理ゲート装置。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT