半導体強誘電体記憶トランジスタ、半導体強誘電体メモリおよび半導体強誘電体記憶トランジスタの製造方法

開放特許情報番号
L2012002565
開放特許情報登録日
2012/9/13
最新更新日
2016/10/3

基本情報

出願番号 特願2014-519960
出願日 2013/5/30
出願人 国立研究開発法人産業技術総合研究所
公開番号 WO2013/183547
公開日 2013/12/12
登録番号 特許第5828570号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 半導体強誘電体記憶トランジスタおよびその製造方法
技術分野 電気・電子
機能 機械・部品の製造
適用製品 半導体強誘電体記憶トランジスタ、半導体強誘電体メモリおよび半導体強誘電体記憶トランジスタの製造方法に関し、特にトランジスタ自体がメモリの機能を有する半導体強誘電体記憶トランジスタおよびその製造方法
目的 200nm以下の強誘電体膜厚でもメモリウィンドウが広く優れたデータ保持特性と優れたパルス書換え耐性等を持つFeFETを提供すること。
効果 メモリウィンドウが広く優れたデータ保持特性と優れたパルス書換え耐性等を持つFeFETを200nmないしそれより薄い強誘電体薄膜で形成することができるため、優れた特性を有するFeFETを 50nmを切るような微細なゲート長で実現することが可能になり、ひいては低消費電力・高密度なFeFETによる不揮発性メモリを提供することが可能になる。
技術概要
ソース領域とドレイン領域を有する半導体基体上に、絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタにおいて、
前記絶縁体がストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体を含み、
当該強誘電性絶縁体は、カルシウム元素のストロンチウム元素に対する比率が0より大きく7/13以下であって、ビスマス層状ペロブスカイト型の結晶構造を有することを特徴とする半導体強誘電体記憶トランジスタ。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT