カスコード回路

開放特許情報番号
L2011005477
開放特許情報登録日
2011/10/28
最新更新日
2011/10/28

基本情報

出願番号 特願2009-200788
出願日 2009/8/31
出願人 国立大学法人電気通信大学
公開番号 特開2011-055144
公開日 2011/3/17
発明の名称 カスコード回路
技術分野 電気・電子
機能 機械・部品の製造
適用製品 無線通信システム、送信電力増幅器の電力効率、ひずみ特性、トランジスタの耐圧、超高周波出力の電力増幅、ミリ波の電力増幅
目的 従来のカスコード回路には、安定な直流動作点の設定範囲が狭いという問題があることに鑑み、両FETまたは両バイポーラトランジスタに印加するバイアス電圧をそれぞれ独立かつ自由に設定でき、これにより、効率よく高周波出力の電力を増幅できるとともに、ひずみを低減できるカスコード回路の提供。
効果 ソース接地FETおよび交流ゲート接地FETにおいて、振幅偏移特性および位相偏移特性のそれぞれが互いに逆になるように設定する。こうすることで、両FETにおける振幅偏移特性および位相偏移特性がそれぞれにおいて打ち消し合い、カスコード回路全体としては低ひずみ増幅特性が実現される。この結果、RF電力効率及びひずみ特性の改善をすることができる。
技術概要
この技術では、カスコード回路は、信号入力部と、第1のFETと、第2のFETと、第1のバイアス部と、第2のバイアス部と、第3のバイアス部と、第4のバイアス部と、信号出力部とを具備する。ここで、第1のFETは、信号入力部にゲートが接続されて、かつ、ソース接地されている。第2のFETは、第1のFETにおけるドレーンにソースが接続されて、かつ、バイパスコンデンサを介して交流でゲート接地されている。第1のバイアス部は、第1のFETにおけるゲートに第1のバイアス電圧を印加する。第2のバイアス部は、第2のFETにおけるゲートに第2のバイアス電圧を印加する。第3のバイアス部は、第2のFETにおけるドレーンに第3のバイアス電圧を印加する。第4のバイアス部は、第1のFETにおけるドレーンと、第2のFETにおけるソースとの接続点に第4のバイアス電圧を印加する。信号出力部は、第2のFETにおけるドレーンに接続されている。
実施実績 【試作】   
許諾実績 【無】   
特許権譲渡 【可】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT