キャッシュメモリおよびその制御方法

開放特許情報番号
L2011005456
開放特許情報登録日
2011/10/28
最新更新日
2014/11/20

基本情報

出願番号 特願2011-537244
出願日 2010/10/19
出願人 国立大学法人電気通信大学
公開番号 WO2011/049051
公開日 2011/4/28
登録番号 特許第5622155号
特許権者 国立大学法人電気通信大学
発明の名称 キャッシュメモリおよびその制御方法
技術分野 情報・通信
機能 機械・部品の製造
適用製品 パーソナルコンピュータ、情報処理装置、遅延または低帯域を隠蔽化、処理装置と記憶装置の性能差を埋めるために用いる高速小容量メモリ、ムーアの法則
目的 LPHAC法では、CAMサブタグでヒットし、SRAMサブタグでミスした場合、ミスしたデータが置換される対象データとされることによりヒットするデータが1個に絞られ、この場合、LRU方式とは異なる置換方式を取らざるを得ず、比較的最近アクセスがあったデータであっても置換により消滅してしまう可能性があり、結果として、ヒット率が低下してしまう原因となることに鑑み、特に、キャッシュメモリのヒット率を低減させること無く、消費電力を低減することの実現。
効果 このキャッシュメモリはキャッシュミス率の低下を抑制しつつ、消費電力を低減させることが可能となる。
技術概要
この技術では、キャッシュメモリは、連想度n(nは自然数)のCAM(Content Addressable Memory)とSRAM(Static Random Access Memory)とを有し、接続されるCPU(Central Processing Unit)より第1サブタグアドレスおよび第2サブタグアドレスとからなるタグアドレスを指定され、対応するデータを格納または読み出すキャッシュメモリであって、データを、読み出し要求された時期に応じて、少なくとも、最近読み出しが要求された第1世代と、最近ではない時期に読み出しが要求された第2世代とに分類し、CAMにて、第1サブタグアドレスを管理し、SRAMにて、第2サブタグアドレスを管理し、同一の第1サブタグアドレスに対し、複数の第2サブタグアドレスが対応付けられることを容認する。ここでいう世代とは、世代管理部により管理されるものであり、SRAMの格納部に格納されている各データが最近アクセスされた日時により設定される順序のうち、例えば、上位2位までのデータが第1世代に設定され、それ以下の順位のデータが第2世代に設定される。
実施実績 【試作】   
許諾実績 【無】   
特許権譲渡 【可】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【有】   
Copyright © 2017 INPIT