CMOSインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路

開放特許情報番号
L2011004963
開放特許情報登録日
2011/9/9
最新更新日
2015/10/1

基本情報

出願番号 特願2011-130761
出願日 2011/6/12
出願人 独立行政法人産業技術総合研究所
公開番号 特開2013-004998
公開日 2013/1/7
登録番号 特許第5618275号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 CMOSインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路
技術分野 電気・電子
機能 機械・部品の製造、制御・ソフトウェア
適用製品 セレクター回路、マルチプレクサ、デマルチプレクサ、ルックアップテーブル、集積回路
目的 絶縁ゲート電界効果トランジスタ又は四端子二重絶縁ゲート電界効果トランジスタを、パスゲートまたはパストランジスタとして用いたセレクター回路を基本構成とし、可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、入力デジタル信号波形の立ち上がり部分と立ち下がり部分での信号の伝搬遅延時間の差を、チューニング時の前記伝搬遅延時間の差に近づくように、抑制したマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供する。
効果 可変電位をとるボディバイアスVBKの電圧値を、チューニングしたボディバイアスVBK値とは異なるボディバイアス値に変化させたとき、入力信号とMOSインバータの出力信号間の立ち上がりと立ち下がりでの伝搬遅延時間差を、チューニング時の伝搬遅延時間の差に近づくように抑制することができる。また、本発明のマルチプレクサ、デマルチプレクサ、ルックアップテーブル、集積回路においても同様の効果が有効に機能する。
パスゲートを用いたMUX、DEMUXまたはLUTを多段接続しても、素子数が少なくなるので低消費電力化が可能となる。
技術概要
パスゲートM1、M2の出力に初段出力バッファとして低しきい値CMOSインバータINV1を接続したセレクター回路を基本構成とし、それを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路であって、パスゲートはそのボディ端子が可変電位をとるボディバイアス電源VBNに接続し、INV1のP形MOSトランジスタM3のしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源VBPに接続し、そのN形MOSトランジスタM4はそのしきい値電圧を固定するためにそのボディ端子が固定電位をとる電源VSSに接続する。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT