不揮発性半導体記憶素子とその製造方法

開放特許情報番号
L2011004685
開放特許情報登録日
2011/9/2
最新更新日
2014/9/26

基本情報

出願番号 特願2008-306887
出願日 2008/12/1
出願人 国立大学法人広島大学
公開番号 特開2010-129990
公開日 2010/6/10
登録番号 特許第5578641号
特許権者 国立大学法人広島大学
発明の名称 不揮発性半導体記憶素子とその製造方法
技術分野 電気・電子
機能 機械・部品の製造
適用製品 EEPROM、フラッシュメモリ
目的 フラッシュメモリ、EEPROM等の電気的に書き込み・消去可能な不揮発性半導体記憶素子とその製造方法において、構造が簡単で、全体のサイズの縮小が可能であり、欠陥の起こりにくい不揮発性半導体記憶素子の提供。
効果 この技術によれば、簡単な構成で、微小サイズで高集積化が可能で、欠陥が起こりにくい不揮発性半導体記憶素子を提供できる。
技術概要
この技術の不揮発性半導体記憶素子は、チャネル領域を介して配置されたソース領域とドレイン領域と、少なくともチャネル領域を覆って形成された第1のゲート絶縁膜と、第1のゲート絶縁膜上に、チャネル領域に対向し、互いに絶縁されており、ソース領域及びドレイン領域上を避けて形成された複数の浮遊ゲート電極と、複数の浮遊ゲート電極上に形成され、第1のゲート絶縁膜と共に複数の浮遊ゲート電極を相互に絶縁すると共に他から絶縁する第2のゲート絶縁膜と、第2のゲート絶縁膜上に、チャネル領域に対向して配置されたゲート電極と、を備える。複数の浮遊ゲート電極は、それぞれ、チャネルの幅と物理的に或いは電気的に等しいかより広く、チャネル幅全体に渡って形成されている。また、複数の浮遊ゲート電極は、チャネル上で、同一レベルに配置されており、第1のゲート絶縁膜の表面は、平坦に形成されている。更にチャネル領域から複数の浮遊ゲート電極への電子の注入および注入した電子の引き抜きを行い、複数の浮遊ゲート電極の電子の蓄積状態を揃える記憶制御手段が更に配置されている。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT