電界効果トランジスタ及びその製造方法

開放特許情報番号
L2011003824
開放特許情報登録日
2011/8/12
最新更新日
2018/1/5

基本情報

出願番号 特願2005-512064
出願日 2004/7/28
出願人 国立研究開発法人科学技術振興機構
公開番号 WO2005/010974
公開日 2005/2/3
登録番号 特許第4526484号
特許権者 国立研究開発法人科学技術振興機構
発明の名称 電界効果トランジスタ及びその製造方法
技術分野 電気・電子
機能 機械・部品の製造
適用製品 電界効果トランジスタ、MISFET
目的 高性能絶縁ゲートSiC系MISFETの実現。
効果 SiCとの間の界面状態を良好に保ちつつ、リーク電流を抑制することができ、高性能絶縁ゲートSiC系MISFETを実現することができる。
技術概要
この技術では、SiC表面構造と、SiC表面構造に形成されたソース及びドレインと、SiC表面構造に接して形成され厚さが1分子層以上のIII族窒化物層を含む界面制御層と、界面制御層上に界面制御層とは異なる材料であって界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料により形成された絶縁層とを有する絶縁構造と、絶縁構造上に形成されたゲート電極とを有する電界効果トランジスタを提供する。界面制御層は、B↓xAl↓(1−x−y)Ga↓yN層(x<0.4、y<0.4)を含むのが好ましい。絶縁層は、AlNとAlとAl↓xN↓yとAlAsとAlN↓xAs↓(1−x)とから成る群のうちから選択される少なくとも1つの材料からなる堆積層を酸化することにより形成されたAl↓2O↓3層又は少量のN、Asを含むAl↓2O↓3層とすることも可能である。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

アピール情報

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT