半導体の製造方法及び半導体装置

開放特許情報番号
L2011002835
開放特許情報登録日
2011/6/17
最新更新日
2015/10/1

基本情報

出願番号 特願2011-074951
出願日 2011/3/30
出願人 独立行政法人産業技術総合研究所
公開番号 特開2012-209473
公開日 2012/10/25
登録番号 特許第5692801号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 半導体の製造方法及び半導体装置
技術分野 電気・電子
機能 材料・素材の製造
適用製品 半導体装置
目的 複雑な工程を経ることなく、通常の半導体製造装置を使用して、低コストで、半導体装置の、低電圧動作、高集積性を実現する。
効果 高誘電率非晶質薄膜内部に基板界面から薄膜表面方向に向けて温度が低くなる急峻な温度勾配を形成することにより、半導体支持基板表面に高誘電率非晶質薄膜を結晶化して、エピタキシャル薄膜を形成することができる。
従来のSOI基板の製造で行われている貼り合わせ等の複雑な工程を必要とすることなく、通常の半導体デバイスの製造装置を利用して、半導体支持基板表面の任意の領域に、SOI基板と同様の構造を非常に低コストに製造することが可能になり、高性能で低消費電力な半導体デバイスを製造することが可能になる。
技術概要
次の工程(1)〜(5)で半導体装置を製造する。
(1)シリコン結晶製の半導体支持基板の表面を洗浄し、酸化被膜を除去して、結晶面を露出させる工程
(2)該結晶面上に高誘電率非晶質薄膜を低温で堆積する工程
(3)該高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程
(4)該半導体支持基板を選択的に急速加熱することにより該高誘電率非晶質薄膜内部に基板界面から該薄膜表面方向に向けて温度が低くなる急峻な温度勾配を形成することにより該高誘電率非晶質薄膜を結晶化して、エピタキシャル薄膜を形成する工程
(5)該エピタキシャル薄膜の上面に半導体結晶の配向膜を形成する工程
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT