ソースフォロア増幅器

開放特許情報番号
L2011002807
開放特許情報登録日
2011/6/17
最新更新日
2015/10/1

基本情報

出願番号 特願2011-056370
出願日 2011/3/15
出願人 独立行政法人産業技術総合研究所
公開番号 特開2011-217364
公開日 2011/10/27
登録番号 特許第5582474号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 ソースフォロア増幅器
技術分野 電気・電子、情報・通信、その他
機能 検査・検出、機械・部品の製造、その他
適用製品 ソースフォロア増幅器
目的 この発明は、入力電圧レベルに関わらず、ソースフォロアトランジスタの閾値電圧を一定に保つことができるソースフォロア増幅器を提供する。
効果 この発明によれば、入力電圧レベルに関わらず、ソースフォロアトランジスタの閾値電圧を一定に保つことが可能となり、理想的なソースフォロア動作を行うことが可能となる。さらに、入力側FETを2つのゲートが切り離されたFinFETとすることにより、順バイアスとなるソース側のPN接合から漏れる電流をなくすことができ、回路の校正時間に対する使用時間を長くすることが可能となる。
技術概要
同一集積回路チップ上にディジタル・アナログ両回路を集積する場合、素子寸法を縮小するのに伴い、電源電圧も低下させる必要があり、アナログ回路の入力レンジが著しく制限される。しかし、従来の回路では、入力電圧レベルが変化すると、ソースフォロアトランジスタの閾値電圧を一定に保つことができなくなる欠点を有していた。この発明のソースフォロア増幅器は、入力MOSFETの基板ノードと入力との間を、入力電位に関わらず、非零の一定電圧に保つソースフォロア増幅器が設けられており、入力MOSFETの基板ノードと第1の参照電圧源との間に設けられた第1のスイッチ素子と、この入力MOSFETの入力と第2の参照電圧源との間に設けられた第2のスイッチ素子と、この入力MOSFETの基板ノードと入力との間に設けられた容量素子であって、入力MOSFETの動作時間の内の、校正時間には第1及び第2のスイッチ素子を短絡し、使用時間には第1及び第2のスイッチ素子を開放することを特徴とする。また、この発明の回路では、ソースフォロア入力MOSFETを駆動する電流と第1電源電流の合計値を持つ、第3の電流源を備えている。
イメージ図
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT