メモリ素子、メモリセル、メモリセルアレイ及び電子機器

開放特許情報番号
L2011001259
開放特許情報登録日
2011/3/4
最新更新日
2011/3/4

基本情報

出願番号 特願2007-294887
出願日 2007/11/13
出願人 国立大学法人群馬大学
公開番号 特開2009-123847
公開日 2009/6/4
発明の名称 メモリ素子、メモリセル、メモリセルアレイ及び電子機器
技術分野 電気・電子、情報・通信
機能 機械・部品の製造、材料・素材の製造
適用製品 メモリ素子、メモリセル、メモリセルアレイ及び電子機器
目的 メモリ層の抵抗値を正確に制御することにより、信頼性の高いメモリ素子、メモリセル、メモリセルアレイ、及び電子機器を提供する。
効果 相変化材料からなるメモリ層の温度を正確に制御することができるので、メモリ素子、メモリセル、メモリセルアレイ、及び電子機器において、信頼性の向上が図られる。
技術概要
図1Aに、メモリ素子における概略断面構成を示す。また、図1Bには、図1AにおけるA−A断面構成を示す。メモリ素子は、下部電極である第1電極と、上部電極である第2電極と、第1電極と第2電極との間に設けられたメモリ層と、第1電極2と第2電極6よりも第1電極2側に設けられた第3電極4との間であって、メモリ層の近傍に配置された独自ヒータ層7により構成される。メモリ層9は、円柱型に構成され、下部電極である第1電極2上に、例えばTiNからなる接着用金属膜3を介し、第1電極2平面に対して円柱の軸心が垂直になるように設けられる。また、このとき、円柱型のメモリ層9の底部及び側面には、高抵抗の材料からなる抵抗膜8が形成される。また、メモリ層9の上部には、上部電極である第2電極4が形成されている。このような構成により、第1電極2及び第2電極6間のメモリ層9に電流が通電される。図2はメモリセル概略断面構成図である。図3はメモリセルの等価回路図である。図4は電子機器の概略構成図である。
イメージ図
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【可】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT