メモリ素子、メモリセル、及びメモリセルアレイ

開放特許情報番号
L2011001252
開放特許情報登録日
2011/3/4
最新更新日
2013/4/16

基本情報

出願番号 特願2007-137813
出願日 2007/5/24
出願人 国立大学法人群馬大学
公開番号 特開2008-294207
公開日 2008/12/4
登録番号 特許第5201616号
特許権者 国立大学法人群馬大学
発明の名称 メモリ素子、メモリセル、及びメモリセルアレイ
技術分野 電気・電子、情報・通信
機能 材料・素材の製造、機械・部品の製造
適用製品 メモリ素子、メモリセル、及びメモリセルアレイ
目的 確実に多値記録を行うことが可能な新規な相変化型の不揮発性メモリ素子と、このメモリ素子を含むメモリセル及びメモリセルアレイと、を提供する。
効果 確実に多値記録を行うことが可能な新規な相変化型の不揮発性メモリ素子、メモリセル、及びメモリセルアレイを提供することができる。
技術概要
図1はメモリ素子の構造を示す図である。図1(A)はメモリ素子の平面図、図1(B)は図1(A)のA−A線断面図である。相変化型の不揮発性メモリ素子4では、半導体基板12の主面を被覆する絶縁膜14上には、第1電極16及び第2電極18と相変化により情報を記録するメモリ部20とが形成される。メモリ部20は、複数の薄膜が積層された多層構造を有する。メモリ部20の最下層には、第1の相変化材料で形成された第1の相変化層22が配置されている。第1の相変化層22は、絶縁膜14に接触すると共に、第1電極16及び第2電極18の各々と接触するように、第1電極16と第2電極18との間に設けられる。第1の相変化層22上には、第1の抵抗体で形成された第1の抵抗体層24、第2の相変化材料で形成された第2の相変化層26、及び第2の抵抗体で形成された第2の抵抗体層28がこの順で積層される。図2は他の例のメモリ素子の構造を示す図、図3(A)は図1に示すメモリ素子を備えたメモリセルの構造を示す部分断面図であり、(B)は(A)のメモリセルを回路で表した場合の回路図である。
イメージ図
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【可】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT