並列処理アーキテクチャおよびそれを用いた並列処理プロセッサ

開放特許情報番号
L2011000392
開放特許情報登録日
2011/2/4
最新更新日
2012/7/27

基本情報

出願番号 特願2007-211904
出願日 2007/8/15
出願人 公立大学法人首都大学東京
公開番号 特開2009-048306
公開日 2009/3/5
発明の名称 並列処理用プロセッサ
技術分野 情報・通信
機能 制御・ソフトウェア
適用製品 並列処理アーキテクチャ、並列処理プロセッサ
目的 中央演算処理装置に関し、単独で並列処理を行い、さらに複数のCPUと協調またはデータ交換により同期をとりながら並列処理を行う並列処理アーキテクチャおよびそれを用いた並列処理プロセッサに関し、トランスピュータを最新のFPGAに搭載させて高速に動作する並列処理プロセッサのアーキテクチャの提供を目的とする。 また、複数プロセスを単体プロセッサ内で実行するための多くのハードウェアアルゴリズムも提供することにより、従来のトランスピュータの性能より優れた並列処理プロセッサの提供を目的とする。
効果 並列処理プロセッサ(TPCORE)は、従来のトランスピュータの機械語(アセンブリ言語)を理解するとともに、アーキテクチャが全く異なる別のプロセッサを構成することにより、トランスピュータの性能を向上させる。 また、機械語を従来のトランスピュータとコンパチブルにすることにより、以前トランスピュータで開発されたソフトウェアはすべてこのTPCOREで動作し、しかもOccamも機能することができる。したがってこの並列処理プロセッサを用いてCSP理論の発展研究もOccamを通して再び可能となる。
技術概要
プロセッサにプロセス管理用レジスタと汎用の内部スタックレジスタとメモリとリンクを設け、実行するプログラムのプロセス識別番号をプロセス管理用レジスタとメモリで管理し、プロセスの識別番号をメモリ上でリンク構造のスケジューリングリストに形成することによりプロセス間を連結し、プロセスの切り替えやプロセス間のチャンネル通信を実行する。
イメージ図
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT