二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法

開放特許情報番号
L2010006102
開放特許情報登録日
2010/11/26
最新更新日
2014/1/27

基本情報

出願番号 特願2009-531164
出願日 2008/8/1
出願人 国立大学法人富山大学
公開番号 WO2009/031377
公開日 2009/3/12
登録番号 特許第5403614号
特許権者 国立大学法人富山大学
発明の名称 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法
技術分野 電気・電子
機能 機械・部品の製造
適用製品 スイッチングデバイス等に有用な自己整合トランジスタに適用する。
目的 特定の構造を有する積層体からなる自己整合トランジスタを提供する。
効果 縦形構造でマルチ・短チャネル化を図ることができる自己整合トランジスタが得られる。
技術概要
基板10上に櫛形に加工された不透明ゲート電極11と、その上に積層された絶縁膜21と、櫛形に加工された不透明ゲート電極11との間に、基板10側からの1回目の背面露光によって形成される透明ドレイン電極12と、その上に積層される絶縁膜21aと櫛形に加工された不透明ゲート電極11の上方に基板10側からの2回目の背面露光によって形成される透明ソース電極13と、その上に積層される半導体31から構成される二重自己整合プロセスによる多重チャネル自己整合トランジスタにする(図)。櫛形に加工された不透明ゲート電極11がTaであり、また、透明ドレイン電極12及び透明ソース電極13がインジウム亜鉛酸化物であり、また、絶縁膜21、21aがTa↓2O↓5もしくはポリイミドであり、また、半導体31がペンタセン等の有機半導体であるのが好ましい。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT