半導体装置及びその製造方法

開放特許情報番号
L2010005717
開放特許情報登録日
2010/10/15
最新更新日
2015/10/1

基本情報

出願番号 特願2010-168824
出願日 2010/7/28
出願人 独立行政法人産業技術総合研究所
公開番号 特開2012-028716
公開日 2012/2/9
登録番号 特許第5618063号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 半導体装置及びその製造方法
技術分野 電気・電子
機能 機械・部品の製造
適用製品 絶縁ゲート型半導体装置、トランジスタ、ゲート絶縁膜、高誘電率非晶質薄膜
目的 半導体結晶基板界面の酸化膜成長を抑制するとともに、高品質な高誘電率結晶薄膜、高誘電率エピタキシャル薄膜を有する半導体装置の製造方法並びに半導体装置の提供。
効果 高誘電率非晶質薄膜を低温で堆積することで半導体結晶基板界面の酸化膜成長を抑制するとともに、急速熱処理によって形成される薄膜内部に急峻な温度勾配を作り出すことで半導体結晶基板界面から結晶成長を開始し進行させることで、半導体結晶基板に直接接合した高品質な高誘電率結晶薄膜、高誘電率エピタキシャル薄膜を有する半導体装置が得られる。
技術概要
この技術では、半導体装置の製造方法は、半導体結晶基板上に高誘電率非晶質薄膜を低温で堆積する工程、高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で高誘電率非晶質薄膜をプレアニールする工程及び半導体結晶基板を選択的に急速加熱することにより高誘電率非晶質薄膜内部に基板界面から薄膜表面方向に向けて温度が低くなる急峻な温度勾配を形成して高誘電率非晶質薄膜を結晶化する工程を含む。結晶化した高誘電率非晶質薄膜は、半導体結晶基板と格子整合したエピタキシャル薄膜とする。半導体結晶基板の選択的な急速加熱は、光エネルギーが半導体結晶基板のバンドギャップと同等あるいはそれよりも大きくて、かつ高誘電率非晶質薄膜のバンドギャップよりも小さい光源を用いることが好ましい。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT