技術概要
 |
乱数には大きく分けて真の乱数と疑似乱数がある。真の乱数とは、予測が不可能で再現性のない乱数のことである。この真の乱数を得るための方法として、アナログ回路によるものとデジタル回路によるものがある。アナログ回路によるものでは、アナログＰＬＬを用いて乱数を発生することが考えられるが、アナログＰＬＬを搭載した特定のＦＰＧＡのみでしか構成できない。一方、デジタル回路では、ＦＰＧＡも検討されているが、まだ評価されるまでには至っていない。 この発明は、プログラム可能な集積回路において、積極的に遅延回路を導入し、配線資源のジッターも利用するリングオッシレータによる真の乱数発生の作成方法を検討したものである。複数の論理素子２３で構成されるリングオシレータの当該論理素子２３間のいずれか又は全てに少なくとも一個以上の配線資源２２からなる遅延回路が設けられている複数のリングオシレータと、複数のリングオシレータの出力に接続され,複数のリングオシレータの排他的論理和出力を発生する排他的論理和回路１８と、排他的論理和回路１８の出力に接続され、所定のサンプリング周波数ｆSでジッター出力をサンプリング抽出するサンプリング回路１２とを備える。 |
)
)
)
)