半導体素子

開放特許情報番号
L2010000890
開放特許情報登録日
2010/2/5
最新更新日
2011/5/27

基本情報

出願番号 特願2009-233240
出願日 2009/10/7
出願人 独立行政法人産業技術総合研究所
公開番号 特開2011-082331
公開日 2011/4/21
発明の名称 半導体素子
技術分野 電気・電子
機能 機械・部品の製造
適用製品 電力用途に用いられる半導体素子、導通損失、素子耐圧、材料物性、トレードオフの関係
目的 構造設計技術により、窒化物半導体による分極接合を用いた半導体素子において、90%以上の高い歩留まりで高性能な素子を作製すること、また、これにより従来では困難な高い耐圧および低いオン抵抗を併せ持つ電力用半導体を作製すること、さらに、n型およびp型の電界効果型トランジスタの作製を可能にし、これを組み合わせた相補型電界効果型トランジスタを作製することの実現。
効果 窒化物半導体による分極接合における構造設計により、高性能化な半導体素子を高い歩留まりで提供するものであり、電力用途に用いられるショットキーバリアダイオード、pnダイオード、および電界効果型トランジスタに利用することが出来る。窒化物半導体素子の動作損失はシリコン素子と比較して非常に小さく、電力変換器の高効率化、小型化が可能になり、太陽光発電、ヒートポンプ用モータ、電動自動車、照明など多くの応用装置の省エネ化に寄与できる。
技術概要
この技術では、少なくとも、In↓aGa↓(1−a)Nからなる第一層、Al↓xIn↓yGa↓(1−x−y)Nからなる第二層、及びIn↓bGa↓(1−b)Nからなる第三層を含んで構成され、第二層は、第一層、及び第三層の間に配置されており、aは0≦a<0.02の範囲にあり、bは0≦b<0.02の範囲にあり、yは0≦y<0.02の範囲にあり、これにより形成される分極接合を有する。第一層、及び第二層、及び第三層は、意図的な不純物のドーピングを行わずに形成することができる。少なくとも、第一層、及び第二層の間、又は、第二層、及び第三層の間に、スペーサー層が設けられており、かつ、スペーサ層の膜厚は2nm以下であるとよい。半導体素子は、電力用途に用いられるショットキーバリアダイオードとすることができる。半導体素子は、電力用途に用いられるpnダイオードとすることができる。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT