リセスゲート型炭化珪素電界効果トランジスタおよびその製造方法

開放特許情報番号
L2009006902
開放特許情報登録日
2009/12/4
最新更新日
2015/9/29

基本情報

出願番号 特願2009-197601
出願日 2009/8/28
出願人 独立行政法人産業技術総合研究所
公開番号 特開2011-049408
公開日 2011/3/10
登録番号 特許第5464579号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 リセスゲート型炭化珪素電界効果トランジスタおよびその製造方法
技術分野 電気・電子、情報・通信、無機材料
機能 材料・素材の製造、制御・ソフトウェア
適用製品 リセスゲート構造を用いた炭化珪素電界効果トランジスタとして情報分野等で広く利用される。
目的 短チャネル長化を図った場合でも短チャネル効果を抑制できるSiC絶縁ゲート型電界効果トランジスタ(MISFET)を提供する。
効果 ゲート電極に隣接するソース、ドレイン領域の厚さを選択的に薄く、もしくは実質ゼロにできるので、短チャネル効果を抑制でき、短ゲート長(チャネル長)によるオン抵抗の低いSiC MISFETを得ることができる。
技術概要
一主面を有する一導電型の炭化珪素半導体領域2を含む基板1と、一導電型炭化珪素半導体領域2内に一主面に接しかつ互いに離間して形成された一導電型とは反対導電型のソース、ドレイン領域3、4、13、14と、離間して形成されたソース、ドレイン領域3、4、13、14の対向する端縁で挟まれた一導電型炭化珪素半導体領域2の一主面側に形成され、ソース領域3、13に接する第1の側面と、ドレイン領域4、14に接する第2の側面と、一主面から所定の深さに位置し第1および第2の側面に連続し離間形成されたソース、ドレイン領域3、4、13、14を接続する底面とからなる凹部5、15と、ソース、ドレイン領域3、4、13、14が接する一主面の一部を覆い、凹部5、15の第1および第2の側面上および底面上に形成された絶縁膜6、16と、絶縁膜6、16上に形成されたゲート電極7と、ソース、ドレイン領域3、4、13、14に電気的に接続されたソース、ドレイン電極11、12とを有し、ソース、ドレイン領域3、4、13、14を接続する底面に隣接する炭化珪素半導体領域部分でチャネル形成領域を構成してなる、リセスゲート型炭化珪素電界効果トランジスタである。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT