リセスゲート構造を有する絶縁ゲート型炭化珪素ラテラル電界効果トランジスタ

開放特許情報番号
L2009006901
開放特許情報登録日
2009/12/4
最新更新日
2015/9/29

基本情報

出願番号 特願2009-197579
出願日 2009/8/28
出願人 独立行政法人産業技術総合研究所
公開番号 特開2011-049407
公開日 2011/3/10
登録番号 特許第5344477号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 リセスゲート構造を有する絶縁ゲート型炭化珪素ラテラル電界効果トランジスタ
技術分野 電気・電子、情報・通信、無機材料
機能 制御・ソフトウェア、材料・素材の製造
適用製品 リセスゲート構造を用い炭化珪素基板上に作製した、絶縁ゲート型ラテラル電界効果トランジスタとして情報分野等で広く利用される。
目的 短チャネル化を可能とし、オン抵抗と寄生容量の低減を図った絶縁ゲート型炭化珪素ラテラル電界効果トランジスタを提供する。
効果 ゲート電極に隣接するソース、ドレイン(ドリフト)領域の厚さを選択的に薄く、もしくは実質ゼロにできるので、短チャネル効果を抑制でき、短ゲート長(チャネル長)によるオン抵抗の低いSiCラテラルMISFETを得ることができる。
技術概要
一導電型炭化珪素半導体領域2の一主面側に形成され、ソース領域3に接する第1の側面と、ドリフト領域5に接する第2の側面と、一主面から所定の深さに位置し第1および第2の側面に連続し離間形成されたソース領域3およびドリフト領域5を接続する底面とからなる凹部8と、ソース領域3の一部および電界緩和領域9が接する一主面を覆い、凹部8の第1および第2の側面上および底面上に形成されたゲート絶縁膜11と、ゲート絶縁膜11上に形成されたゲート電極12と、ソース、ドレイン領域3、7に電気的に接続されたソース、ドレイン電極13、14とを有し、ソース、ドリフト領域3、5を接続する底面に隣接する炭化珪素半導体領域2部分でチャネル形成領域を構成し、底面の両端近傍の部分はソース、ドリフト領域3、5の薄い領域3a、5aに接して、ゲート電極12は電界緩和領域9に対して重畳配置されてなる、リセスゲート構造を有する絶縁ゲート型炭化珪素ラテラル電界効果トランジスタである。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT