二重絶縁ゲート電界トランジスタを用いたMOSトランジスタ回路およびそれを用いたCMOSトランジスタ回路、SRAMセル回路、CMOS−SRAMセル回路、集積回路

開放特許情報番号
L2009006213
開放特許情報登録日
2009/11/6
最新更新日
2015/9/29

基本情報

出願番号 特願2009-131823
出願日 2009/6/1
出願人 独立行政法人産業技術総合研究所
公開番号 特開2009-201146
公開日 2009/9/3
登録番号 特許第4997392号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 二重絶縁ゲート電界トランジスタを用いたMOSトランジスタ回路およびそれを用いたCMOSトランジスタ回路、SRAMセル回路、CMOS−SRAMセル回路、集積回路
技術分野 電気・電子
機能 機械・部品の製造
適用製品 二重絶縁ゲート電界トランジスタを用いたMOSトランジスタ回路に適用する。
目的 四端子二重絶縁ゲート電界効果トランジスタを用いたMOSトランジスタ回路を提供する。
効果 高速動作と定常時、あるいは待機時における消費電力の低減とを同時に実現できるMOSトランジスタ回路が可能になる。
技術概要
四端子二重絶縁ゲート電界効果トランジスタの一方のゲート1を入力端子とし、他方のゲート2に抵抗Rgの一方の端を接続し、ソースを第一の電源VSSに接続し、ドレインを出力端子とすると供に負荷素子を通して第二の電源VDDに接続し、抵抗Rgの他端を一定電位の第三の電源Vtcに接続し、他方のゲート2に、容量Cckを介してクロックあるいはパルス電源Vckを接続してなるMOSトランジスタ回路にする(図)。これにより、四端子二重絶縁ゲート電界効果トランジスタを複数個直列もしくは複数個並列に接続するMOSトランジスタ回路、MOSトランジスタ回路を2個設けるSRAMセル回路、負荷素子に四端子二重絶縁ゲート電界効果トランジスタとは反対導電形の四端子二重絶縁ゲート電界効果トランジスタを用いるCMOSトランジスタ回路、CMOSトランジスタ回路を2個設けるCMOS−SRAMセル回路等が得られる。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT