サンプルホールド回路
- 開放特許情報番号
- L2009004729
- 開放特許情報登録日
- 2009/8/7
- 最新更新日
- 2011/8/12
基本情報
| 出願番号 | 特願2005-032503 |
|---|---|
| 出願日 | 2005/2/9 |
| 出願人 | 国立大学法人 名古屋工業大学 |
| 公開番号 | |
| 公開日 | 2006/8/24 |
| 登録番号 | |
| 特許権者 | 国立大学法人 名古屋工業大学 |
| 発明の名称 | サンプルホールド回路 |
| 技術分野 | 電気・電子 |
| 機能 | 制御・ソフトウェア |
| 適用製品 | サンプルホールド回路 |
| 目的 | ２つの相補的なメモリセルと入力電流の極性を判別する極性判別器を用いることで低消費電力なスイッチトカレントサンプルホールド回路を提供する。 |
| 効果 | 回路はサンプルホールド機能を有し、従来回路より低消費電力である。 |
技術概要) |
サンプルホールド回路はｎＭＯＳトランジスタとスイッチを持つｎ型メモリセルとｐＭＯＳトランジスタとスイッチを持つｐ型メモリセルの２つの相補的なメモリセルを備えた、入力電流の極性に応じて２つのメモリセルを適宜使い分ける。入力電流の極性によりｎ型メモリセル、ｐ型メモリセルの片方のみを使用し、その選択のため、入力電流の極性を判別する極性判別器を備えた回路である。図２に図１のメモリセルに対する入出力特性を示す。この図２は、図１のメモリセルを完全差動型の構成とし、極性判別器に電流１ビット量子化器を用い、電源電圧を１．５Ｖ、サンプリング周波数を２５０ｋＨｚ、入力信号を−１００ｍＡ〜１００ｍＡ、２．５ｋＨｚの三角波電流と設定した場合に得られる正相と逆相の入出力電流をそれぞれ差分することにより獲得され、入力信号の半周期分を示している。図２より、出力電流は入力電流を正しくサンプルホールドして波形になっており図１のこのメモリセルがサンプルホールド回路として正しく機能していることがわかる。 |
| イメージ図 | |
| 実施実績 | 【無】 |
| 許諾実績 | 【無】 |
| 特許権譲渡 | 【可】 |
| 特許権実施許諾 | 【可】 |
)
登録者情報
| 登録者名称 | |
|---|---|
その他の情報
| 関連特許 |
|
|---|